El chip Ocelot de AWS integra la resistencia a errores en los qubits y reduce hasta un 90 % los costes de corrección

En febrero de 2025, Amazon se convirtió en el tercer gigante tecnológico en tantos meses en anunciar un chip cuántico, presentando Ocelot, un prototipo construido sobre los denominados cat qubits, llamados así por el gato de Schrödinger. El objetivo es uno de los mayores obstáculos de la computación cuántica: los errores causados por el calor, la vibración, la interferencia electromagnética de teléfonos y wifi, e incluso los rayos cósmicos.

Los cat qubits, una tecnología pionera de la empresa francesa Alice & Bob, funcionan integrando la resistencia a errores en el diseño de los propios qubits en lugar de pagar por la corrección a su alrededor. Ocelot incorpora cinco cat qubits entre 14 componentes clave, y Amazon afirma que el chip podría reducir hasta un 90 % los costes de corrección de errores frente a los enfoques actuales. Los hallazgos se publican en Nature; Mazyar Mirrahimi, de Inria, calificó Ocelot como un paso importante hacia la computación cuántica tolerante a fallos y eficiente en hardware.

El anuncio llega en medio de un giro del sector. Heather West, directora de investigación de IDC, informada antes de la publicación, calificó el resultado como un avance más que un descubrimiento revolucionario, y señala que el campo está pasando de contar qubits a hacer que los sistemas sean utilizables a escala, lo que implica resolver la corrección de errores dentro de la máquina. Michael Cuthbert, director del Centro Nacional de Computación Cuántica del Reino Unido, celebró los mecanismos que permiten la corrección de errores sin grandes sobrecostes en tamaño de chip, consumo energético y complejidad de los sistemas.

El objetivo final de AWS es ofrecer la computación cuántica como servicio en la nube, y orientarla a la propia logística de Amazon. Oskar Painter, del centro de AWS, señala que una mejora del 1 % en la optimización logística global vale muchos dólares, y que la computación cuántica podría lograrla de forma más eficaz y en tiempo real. Sobre los plazos, ahora considera cada vez más realista una «fecha agresiva» de alrededor de una década para máquinas útiles; hace cinco años habría dicho 20 o 30 años.

Atacar el cuello de botella en el hardware: cat qubits diseñados para resistir errores de forma nativa, de modo que la tolerancia a fallos deje de costar una armada de qubits adicionales.

La corrección de errores es el punto crítico del escalado cuántico, así que atacarla dentro del qubit ataca el verdadero cuello de botella del sector.

Integrar la resistencia a errores en el hardware cambia la sobrecarga de corrección por diseño: hasta un 90 % más barato, según la propia estimación de Amazon.

AWS tiene un primer cliente incorporado: su propia red logística global, donde incluso una optimización del 1 % vale muchos dólares.

Cuando un defecto es ruinoso de parchear, rediseñar el componente para que el defecto apenas ocurra: la resistencia a errores supera a la corrección de errores.

El trabajo se publica en Nature, y los expertos respaldan la dirección aunque advierten de que el escalado sigue siendo difícil; Painter coincidió «100 %» en que escalar los sistemas experimentales actuales no será fácil. El mismo trimestre trajo anuncios de chips experimentales de Microsoft y Google, con el sector girando de los recuentos de qubits hacia la corrección de errores como la medida que importa.